El 74LS90, un miembro fundamental de la familia lógica TTL (Transistor-Transistor Logic) de baja potencia Schottky, es un versátil contador de décadas asíncrono diseñado para aplicaciones que requieren conteo en código BCD (Binary Coded Decimal). Este circuito integrado se caracteriza por su capacidad de contar de 0 a 9 y luego reiniciarse, proporcionando una salida de 4 bits en formato BCD.
Internamente, el 74LS90 está compuesto por cuatro flip-flops JK maestros-esclavos. Se divide funcionalmente en un contador de «división por 2» (un solo flip-flop) y un contador de «división por 5» (tres flip-flops). Al interconectar la salida del contador de división por 2 con la entrada del contador de división por 5, se logra un contador de «división por 10», ideal para aplicaciones de conteo decimal.
Posee entradas de reloj separadas (CLKA para el contador de división por 2 y CLKB para el contador de división por 5) y entradas de reinicio (R01, R02, R91, R92) que permiten reiniciar el contador a cero o a nueve, respectivamente, de manera asíncrona. Su encapsulado DIP de 14 pines lo hace fácil de integrar en una variedad de diseños electrónicos.
Especificaciones Máximas
Parámetro | Valor |
---|---|
Voltaje de alimentación (Vcc) | 4.75 V a 5.25 V (típico 5V) |
Voltaje de entrada (VI) | 5.5 V |
Corriente de salida de alto nivel (IOH) | -0.4 mA |
Corriente de salida de bajo nivel (IOL) | 8 mA |
Temperatura de operación | 0°C a +70°C |
Temperatura de almacenamiento | -65°C a +150°C |
Características Térmicas
Característica | Valor Típico |
---|---|
Disipación de potencia | 45 mW |
Características Adicionales
Característica | Valor Típico |
---|---|
Frecuencia máxima de reloj (fclk) | 42 MHz |
Retardo de propagación (tPLH/tPHL) | 20 ns (CLKA a QA), 25 ns (CLKB a Q1, Q2, Q3) |
Ancho de pulso de reloj (tW) | 15 ns |
Tiempo de setup (tSU) | 20 ns |
Tiempo de hold (tH) | 0 ns |
Encapsulado | DIP-14 |
Tipo de contador | Asíncrono, Décadas (BCD), Binario |
Modos de operación | División por 2, División por 5, División por 10 |
Preguntas Frecuentes
¿Cómo se configura el 74LS90 para funcionar como un contador de décadas BCD?
Para configurar el 74LS90 como un contador de décadas BCD (0-9), la salida QA (pin 12) del contador de «división por 2» debe conectarse a la entrada CLKB (pin 1) del contador de «división por 5». La señal de reloj principal se aplica a la entrada CLKA (pin 14). Las entradas de reinicio (R01, R02, R91, R92) deben estar en un estado lógico bajo (GND) para permitir el conteo normal.
¿Qué significa que el 74LS90 sea un contador «asíncrono» y qué implicaciones tiene?
Que el 74LS90 sea un contador asíncrono (o de rizado) significa que las salidas de los flip-flops no cambian de estado simultáneamente con el mismo pulso de reloj. En su lugar, el cambio de estado de un flip-flop se propaga secuencialmente al siguiente. Esto puede introducir retardos de propagación acumulativos, lo que limita la velocidad máxima de operación y puede causar «glitches» o picos indeseados en aplicaciones de alta velocidad.
¿El 74LS90 puede contar hacia arriba y hacia abajo?
El 74LS90 es un contador ascendente por defecto. No tiene entradas dedicadas para conteo descendente. Para implementar un contador descendente o un contador ascendente/descendente con el 74LS90, se requerirían compuertas lógicas adicionales y una configuración de circuito más compleja para manipular las señales de reinicio o las salidas.
¿Qué otros circuitos integrados son equivalentes o alternativas al 74LS90?
Algunas alternativas o equivalentes con funcionalidad similar incluyen: el 74HC90 (versión CMOS de alta velocidad), el 74HCT90 (versión CMOS compatible con TTL), y otros contadores de décadas de la serie 7400 como el 74LS160 (síncrono, programable) o el 74LS190 (síncrono, ascendente/descendente). La elección dependerá de los requisitos de velocidad, consumo de energía y complejidad de la aplicación.
¿Cómo se conectaría el 74LS90 a un display de 7 segmentos?
Para mostrar la cuenta del 74LS90 en un display de 7 segmentos, se necesita un decodificador BCD a 7 segmentos, como el 74LS47 (para displays de ánodo común) o el 74LS48 (para displays de cátodo común). Las cuatro salidas BCD (QA, QB, QC, QD) del 74LS90 se conectarían a las entradas BCD (A, B, C, D) del decodificador, y las salidas del decodificador (a, b, c, d, e, f, g) se conectarían a los segmentos del display, generalmente a través de resistencias limitadoras de corriente.
Valoraciones
No hay valoraciones aún.