¿Qué es el SN74LS138N?
El SN74LS138N es un circuito integrado monolítico de alto rendimiento que pertenece a la familia de lógica TTL (Transistor-Transistor Logic), específicamente a la serie LS (Low-power Schottky). Su función principal es la de un decodificador de 3 a 8 líneas o, alternativamente, un demultiplexor de 1 a 8 líneas. Este componente es fundamental en el diseño de sistemas digitales para realizar tareas de selección y enrutamiento de señales. A partir de tres entradas binarias de selección (A, B, C), el dispositivo selecciona una de sus ocho salidas (Y0 a Y7) y la activa, llevándola a un estado lógico bajo (LOW). Todas las demás salidas permanecen en estado alto (HIGH). Esta característica de ‘salida activa en bajo’ es estándar en muchas aplicaciones de decodificación de direcciones de memoria, donde una línea de selección debe ser llevada a cero para habilitar un chip de memoria o un periférico específico.
La arquitectura interna del SN74LS138N está optimizada para la velocidad y un bajo consumo de energía, gracias a la tecnología Schottky. Además de las tres entradas de selección, incorpora tres entradas de habilitación (enable inputs: G1, G2A y G2B) que proporcionan una gran flexibilidad. Dos de estas entradas son activas en bajo (G2A, G2B) y una es activa en alto (G1). Para que el decodificador funcione, todas las entradas de habilitación deben estar en su estado activo simultáneamente. Esta configuración es extremadamente útil para expandir la capacidad de decodificación, permitiendo conectar múltiples CIs SN74LS138N en cascada para decodificar un mayor número de bits de dirección sin necesidad de compuertas lógicas externas, simplificando así el diseño de circuitos complejos.
Características Técnicas
El funcionamiento del SN74LS138N se basa en la decodificación de una dirección binaria de 3 bits. Las entradas A, B y C actúan como los bits de la dirección, donde A es el bit menos significativo (LSB) y C es el bit más significativo (MSB). El circuito interpreta este código binario y pone a nivel bajo (0V) la salida correspondiente, mientras que las siete salidas restantes se mantienen en nivel alto (+5V). Por ejemplo, si las entradas (C, B, A) son (1, 0, 1), que corresponde al número binario 5, la salida Y5 será la única en estado bajo. Las entradas de habilitación (G1, G2A, G2B) actúan como un interruptor maestro; si la condición de habilitación (G1=HIGH y G2A=LOW y G2B=LOW) no se cumple, todas las salidas (Y0-Y7) se fuerzan a un estado alto, independientemente de las entradas de selección. Esta funcionalidad es crucial para la multiplexación en el tiempo y la decodificación de direcciones en sistemas basados en microprocesadores.
Especificaciones Eléctricas
| Parámetro | Valor |
|---|---|
| Voltaje de operación (VCC) | 4.75V a 5.25V DC (5V nominal) |
| Corriente de alimentación (ICC) | 6.3 mA (típico) / 10 mA (máximo) |
| Voltaje de entrada ALTO (VIH) | 2.0V (mínimo) |
| Voltaje de entrada BAJO (VIL) | 0.8V (máximo) |
| Voltaje de salida BAJO (VOL) | 0.4V (máximo) @ IOL = 8mA |
| Tiempo de propagación (tPLH / tPHL) | De 11 ns a 41 ns, según el parámetro y el número de niveles de delay (2 o 3) |
| Familia Lógica | LS (Low-power Schottky TTL) |
Comunicación y Pinout
| Pin | Nombre | Función | Descripción |
|---|---|---|---|
| 1 | A | Entrada | Línea de selección de dirección (bit menos significativo, LSB) |
| 2 | B | Entrada | Línea de selección de dirección (bit intermedio) |
| 3 | C | Entrada | Línea de selección de dirección (bit más significativo, MSB) |
| 4 | G2A | Entrada | Habilitación (Enable), activa en bajo |
| 5 | G2B | Entrada | Habilitación (Enable), activa en bajo |
| 6 | G1 | Entrada | Habilitación (Enable), activa en alto |
| 7 | Y7 | Salida | Salida 7, activa en bajo |
| 8 | GND | Alimentación | Tierra (0V) |
| 9 | Y6 | Salida | Salida 6, activa en bajo |
| 10 | Y5 | Salida | Salida 5, activa en bajo |
| 11 | Y4 | Salida | Salida 4, activa en bajo |
| 12 | Y3 | Salida | Salida 3, activa en bajo |
| 13 | Y2 | Salida | Salida 2, activa en bajo |
| 14 | Y1 | Salida | Salida 1, activa en bajo |
| 15 | Y0 | Salida | Salida 0, activa en bajo |
| 16 | VCC | Alimentación | +5V DC |
Dimensiones y Ambiente
| Característica | Valor |
|---|---|
| Dimensiones | 19.3 mm x 6.35 mm x 3.3 mm (aprox.) |
| Encapsulado | DIP-16 (Dual In-line Package) |
| Temperatura de trabajo | 0°C a 70°C |
| Grado IP | No aplica (componente electrónico) |
Aplicaciones
- Decodificación de direcciones de memoria en sistemas embebidos.
- Selección de periféricos en buses de microcontroladores.
- Demultiplexación de datos para enrutar una señal a múltiples destinos.
- Control de displays de 7 segmentos (en combinación con otros CIs).
- Generación de señales de temporización y control secuencial.
- Implementación de funciones lógicas personalizadas.
Preguntas Frecuentes
¿Cuál es la diferencia entre el SN74LS138 y el SN74HC138?
La principal diferencia radica en la familia lógica. El ‘LS’ (Low-power Schottky) pertenece a la familia TTL, que opera a 5V y tiene niveles lógicos específicos de TTL. El ‘HC’ (High-speed CMOS) es de la familia CMOS, que tiene un rango de voltaje de operación más amplio (típicamente 2V a 6V), consume mucha menos energía en estado estático y tiene una mayor inmunidad al ruido, pero sus entradas pueden ser más sensibles a la estática. La elección depende de los requerimientos de voltaje, velocidad y consumo del resto del circuito.
Las salidas del SN74LS138 son ‘activas en bajo’. ¿Qué significa esto?
Significa que la salida seleccionada por las entradas de dirección (A, B, C) cambiará a un estado lógico BAJO (cercano a 0V), mientras que todas las demás salidas permanecerán en un estado lógico ALTO (cercano a VCC). Este es un estándar común en la selección de chips (Chip Select), donde una línea se pone a cero para activar un dispositivo en un bus de datos.
¿Cómo puedo decodificar más de 3 bits, por ejemplo, para 16 salidas?
Se pueden conectar dos SN74LS138N en cascada. Conecta las entradas de dirección A, B y C en paralelo a ambos chips. Luego, utiliza un cuarto bit de dirección (A3) para controlar las entradas de habilitación. Por ejemplo, conecta A3 a la entrada G2A del primer chip y A3 a través de un inversor (como el 74LS04) a la entrada G2A del segundo chip. De esta manera, cuando A3 sea 0, el primer decodificador estará activo, y cuando A3 sea 1, el segundo lo estará, dándote 16 salidas únicas.
¿Es compatible este IC con microcontroladores de 3.3V como Arduino Due o ESP32?
La compatibilidad es parcial y requiere cuidado. El SN74LS138N requiere una alimentación de 5V (VCC). Un microcontrolador de 3.3V puede enviar señales a las entradas del 74LS138N, ya que su umbral de entrada alto (VIH) es de 2.0V, que es menor que 3.3V. Sin embargo, las salidas del 74LS138N serán de nivel TTL (5V), lo que podría dañar las entradas de un microcontrolador de 3.3V que no sea tolerante a 5V. Se recomienda usar un conversor de nivel lógico para una comunicación bidireccional o para proteger las entradas del microcontrolador.
Mejora tu proyecto
Para facilitar el uso y la integración del SN74LS138N en tus diseños, te recomendamos los siguientes complementos:
- Zócalo DIP-16: Evita soldar directamente el CI a la placa, permitiendo su fácil reemplazo y protegiéndolo del calor durante el ensamblaje.
- Protoboard y Cables Jumper: Indispensables para montar y probar rápidamente tus circuitos lógicos sin necesidad de soldadura.
- Fuente de Alimentación de 5V: Para proporcionar la tensión de operación correcta y estable que requiere la familia lógica TTL.
- Circuitos Integrados Lógicos Adicionales: Combina el SN74LS138N con otras compuertas (AND, OR, NOT como el 74LS04) para crear sistemas digitales más complejos.

