$ 300 IVA incluido
Circuito integrado SN74LS109AN, un Flip-Flop dual J-K con disparo por flanco de subida. Stock disponible en Curicó para despacho a todo Chile en 24-48 hrs.
- ✅ Boleta o Factura Automática incluida en todas tus compras
- ✅ Envío GRATIS a todo Chile en pedidos web desde $19.990
📃 ¿Necesitas una Cotizacion? ¿Comprar para universidades, mercado publico o compra ágil? ¡Contáctanos!.
Descripción
¿Qué es el SN74LS109AN?
El SN74LS109AN es un circuito integrado monolítico que contiene dos flip-flops J-K independientes con disparo por flanco positivo (rising-edge). Este componente es un pilar fundamental en el diseño de lógica digital secuencial, permitiendo almacenar un bit de información. Su operación se basa en las entradas J (Set) y K (Reset), que determinan el estado de la salida en el siguiente pulso de reloj. A diferencia de otros biestables, el flip-flop J-K es universal, ya que puede emular el comportamiento de flip-flops tipo T y D. Perteneciente a la familia lógica TTL Low-power Schottky (LS), el SN74LS109AN ofrece un excelente compromiso entre velocidad de conmutación y bajo consumo de energía, haciéndolo ideal para una amplia gama de aplicaciones, desde contadores y registros de desplazamiento hasta divisores de frecuencia y sistemas de control digital.
La arquitectura interna de cada flip-flop en el SN74LS109AN está construida a partir de una red de puertas lógicas NAND. Además de las entradas síncronas J, K y CLK (reloj), cada biestable incluye entradas asíncronas de Preset (PRE) y Clear (CLR), ambas activas en bajo. Estas entradas permiten forzar la salida a un estado ALTO (PRE) o BAJO (CLR) de forma inmediata, independientemente de la señal de reloj, lo cual es crucial para la inicialización de sistemas. El encapsulado ‘N’ corresponde a un formato DIP (Dual In-line Package) de 16 pines, estándar para prototipado en protoboards y montaje en placas de circuito impreso (PCB) con tecnología through-hole.
Características Técnicas
El funcionamiento de cada flip-flop se rige por su tabla de verdad. Cuando J y K están en BAJO, la salida mantiene su estado anterior en el flanco de subida del reloj. Si J es ALTO y K es BAJO, la salida se establece en ALTO (Set). Si J es BAJO y K es ALTO, la salida se restablece a BAJO (Reset). El modo más distintivo es cuando tanto J como K están en ALTO, lo que hace que la salida conmute o «togglee» a su estado opuesto en cada pulso de reloj, una característica esencial para la construcción de divisores de frecuencia. La máxima frecuencia de reloj que soporta es típicamente de 33 MHz (con un mínimo garantizado de 25 MHz), suficiente para la mayoría de aplicaciones de lógica discreta.
Especificaciones Eléctricas
| Parámetro | Valor |
|---|---|
| Voltaje de operación (VCC) | 4.75V a 5.25V DC (5V nominal) |
| Voltaje de entrada ALTO (VIH) | 2.0V Mínimo |
| Voltaje de entrada BAJO (VIL) | 0.8V Máximo |
| Voltaje de salida ALTO (VOH) | 2.7V Mínimo |
| Voltaje de salida BAJO (VOL) | 0.5V Máximo |
| Corriente de alimentación (ICC) | 4 mA Típico / 8 mA Máximo |
| Frecuencia máxima de reloj (f_max) | 25 MHz Mínimo garantizado / 33 MHz Típico |
Comunicación y Pinout
| Pin | Función | Descripción |
|---|---|---|
| 1 | 1CLR | Entrada Clear para Flip-Flop 1 (Activa en bajo) |
| 2 | 1J | Entrada J para Flip-Flop 1 |
| 3 | 1K | Entrada K para Flip-Flop 1 |
| 4 | 1CLK | Entrada de Reloj para Flip-Flop 1 |
| 5 | 1PRE | Entrada Preset para Flip-Flop 1 (Activa en bajo) |
| 6 | 1Q | Salida no invertida para Flip-Flop 1 |
| 7 | 1Q | Salida invertida para Flip-Flop 1 |
| 8 | GND | Tierra (0V) |
| 9 | 2Q | Salida invertida para Flip-Flop 2 |
| 10 | 2Q | Salida no invertida para Flip-Flop 2 |
| 11 | 2CLK | Entrada de Reloj para Flip-Flop 2 |
| 12 | 2PRE | Entrada Preset para Flip-Flop 2 (Activa en bajo) |
| 13 | 2K | Entrada K para Flip-Flop 2 |
| 14 | 2J | Entrada J para Flip-Flop 2 |
| 15 | 2CLR | Entrada Clear para Flip-Flop 2 (Activa en bajo) |
| 16 | VCC | Alimentación (+5V) |
Dimensiones y Ambiente
| Característica | Valor |
|---|---|
| Dimensiones | ~19.3mm x 6.35mm x 3.3mm (DIP-16) |
| Separación entre pines | 2.54mm (0.1″) |
| Temperatura de trabajo | 0°C a 70°C |
Aplicaciones
- Diseño de contadores síncronos y asíncronos.
- Implementación de registros de desplazamiento (SISO, SIPO, PISO, PIPO).
- Circuitos divisores de frecuencia para generar señales de reloj más lentas.
- Memorias básicas de 1 bit (latches) y máquinas de estado finito.
- Sistemas de control secuencial y temporizadores.
- Circuitos de eliminación de rebote (debouncing) para pulsadores.
Preguntas Frecuentes
¿Cuál es la diferencia entre el SN74LS109AN y el SN74HC109N?
La principal diferencia radica en la familia lógica. El ‘LS’ (Low-power Schottky) es TTL, que opera a 5V con niveles lógicos específicos (VIH > 2V). El ‘HC’ (High-speed CMOS) es de tecnología CMOS, que tiene un rango de voltaje de operación más amplio (típicamente 2V a 6V), un consumo de energía estático casi nulo y mayor inmunidad al ruido, pero sus entradas son más sensibles a la estática. No son directamente intercambiables sin considerar los niveles de voltaje y las impedancias del circuito circundante.
¿Qué ocurre si dejo las entradas J y K sin conectar?
En la lógica TTL como la familia LS, las entradas que se dejan «flotando» (sin conectar) se comportan como si estuvieran en un estado lógico ALTO. Por lo tanto, si las entradas J y K del SN74LS109AN se dejan al aire, el flip-flop operará en modo de conmutación (toggle), cambiando su salida en cada flanco de subida del reloj.
¿Puedo usar este IC con un microcontrolador de 3.3V como un Arduino Due o ESP32?
Es posible, pero requiere cuidado. Un microcontrolador de 3.3V puede manejar las entradas del 74LS109AN, ya que su salida de 3.3V supera el umbral de entrada alto (VIH) de 2.0V del IC. Sin embargo, la salida del 74LS109AN (VOH min 2.7V) podría no ser lo suficientemente alta para ser leída de manera fiable como un ‘1’ lógico por un microcontrolador de 3.3V, que a menudo requiere un umbral más alto. Se recomienda usar un convertidor de nivel lógico para una comunicación bidireccional robusta.
¿Para qué sirven las entradas PRESET y CLEAR si ya tengo J y K?
Las entradas J y K son síncronas, lo que significa que solo afectan la salida cuando ocurre un pulso de reloj. En cambio, PRESET (PRE) y CLEAR (CLR) son asíncronas. Anulan cualquier otra entrada (incluido el reloj) y fuerzan la salida a un estado ALTO (Preset) o BAJO (Clear) de forma inmediata. Esto es fundamental para inicializar un sistema a un estado conocido al encenderlo, sin necesidad de esperar un ciclo de reloj.
Mejora tu proyecto
Para sacar el máximo provecho al SN74LS109AN en tus diseños de electrónica digital, considera estos complementos esenciales:
- Zócalo DIP-16: Para montar el IC sin soldarlo, facilitando su reemplazo y protegiéndolo del calor.
- Protoboard: Indispensable para ensamblar y probar rápidamente tus circuitos lógicos antes de crear una PCB definitiva.
- Fuente de Alimentación 5V: Proporciona la tensión VCC estable y regulada que requiere la familia lógica TTL.
- Generador de Pulsos con NE555: Una forma sencilla y económica de generar la señal de reloj (CLK) necesaria para el funcionamiento del flip-flop.
Información adicional
| Familia Lógica | 74LS |
|---|---|
| Tipo | Flip-Flop Dual J-K |
| Voltaje | 5V DC |
| Encapsulado | DIP-16 |
Valoraciones (0)
Aún no hay opiniones
Sé el primero en compartir tu experiencia con este producto.
Politicas de compra
- La boleta o factura se genera automáticamente en cada compra, utilizando los datos que ingreses al realizar tu pedido.
- Si compra antes de las 13:30 hrs, despachamos su pedido desde origen el mismo día.
- El costo de envío se calcula automáticamente antes de finalizar el pedido, en función de las dimensiones, peso y comuna/ciudad de destino. Trabajamos con Chilexpress y Bluexpress.
- Si al finalizar el pedido selecciona envío gratis, debe considerar que se aplicarán las políticas de transporte correspondientes al servicio contratado.
- El tiempo de entrega se especifica según cada ciudad, comuna y el método de envío seleccionado. Sin perjuicio de que el servicio de envío se pueda retrasar:
Despacho a domicilio normalmente al día hábil siguiente para envíos a: Santiago centro, Huechuraba, Independencia, La Cisterna, La Reina, Las Condes, Macul, Maipú, Ñuñoa, Pedro Aguirre Cerda, Providencia, Pudahuel, Quinta Normal, Recoleta, Renca, Talca, Talcahuano, Vitacura, Conchalí, Estación Central, Concepción, Chillán, Cerro Navia, Cerrillos, Quilicura.
Para otras comunas, el tiempo de entrega se determinará según el servicio de envío (Chilexpress o Bluexpress) hacia: Valparaíso, San Bernardo, Peñalolén, Temuco, Arica, Puerto Montt, La Serena, Coquimbo, Rancagua, Calama, Iquique, Quilpué, Los Ángeles, Punta Arenas, Curicó, Osorno, Castro, Coronel, Ovalle, San Antonio, Buin, Lampa, Melipilla, Los Andes, San Felipe, La Ligua, Rengo, San Vicente de Tagua Tagua, San Fernando, Santa Cruz, Graneros, Lautaro, Loncoche, Villarrica, Lanco, Panguipulli, Río Bueno, Paillaco, Chiguayante, Hualpén, Tocopilla, Quellón, Molina, Curanilahue, Lota, Angol, Penco.
Productos relacionados
